国内研究人员开发出一项人工智能（AI）技术，能显著缩短高性能通信半导体电路的设计时间。这项技术可在约一天内完成专家此前需重复数周至数月的设计任务。
由蔚山科学技术院（UNIST）电气电子工程系尹熙仁教授和庆北大学宋大建教授领导的联合研究团队于5日宣布，他们开发出一种能够自动设计LC压控振荡器（LC-VCO，一种通信电路）的AI模型。研究结果已于4月在线发表在电气与电子工程师协会（IEEE）期刊《集成电路与系统计算机辅助设计汇刊》（TCAD）上。
LC-VCO是5G等高速通信系统中产生频率的核心半导体电路。为降低通信信号的噪声和功耗，必须精细组合电感、晶体管尺寸、布线结构等多个变量。
特别地，即使在电路设计阶段达到良好性能，在布局阶段（将设计放置在真实芯片上）性能也可能发生变化。这是因为布线宽度和元件放置会导致意外的电气效应，即“寄生效应”。
与传统方法（电路设计和布局设计分开处理）不同，研究团队的AI模型同时优化了这两个阶段。在电路设计阶段，它利用强化学习寻找满足目标频率和性能条件的设计组合。强化学习是一种AI通过尝试各种选择来自主学习以获得更好结果的方法。
在布局阶段，团队应用了梯度下降法。梯度下降法是一种从当前状态沿性能提升方向逐步调整设计值以找到最优点的技术。通过这种方法，AI反复修正布线宽度和间距等物理设计元素。
对于在设计过程中耗时较多的电感器设计，团队采用了基于深度学习的预测技术。以往需反复进行电磁仿真，而研究人员将其缩短至几毫秒，从而缩短了整体设计时间。
实验结果显示，此前使用传统自动化设计方法约需119小时的任务，在28.5小时内即可完成。设计时间减少了超过76%。综合指示电路性能的品质因数（FoM）也优于现有研究。
另一个优势是，即使工艺发生变化，AI也无需从头重新训练。通过应用迁移学习，在65纳米（nm）工艺上训练的AI，只需利用约10%的现有训练数据，就能在40纳米和28纳米工艺上执行设计。
研究团队表示：“这项技术将有助于提升5G/6G通信和AI芯片中频率生成电路的性能，并降低设计成本。它还将有助于缓解半导体设计人才短缺问题，并加速向下一代工艺的过渡。”
联合研究团队计划将该技术扩展到LC-VCO以外的各种模拟和射频电路设计自动化。
参考文献
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (2026)， DOI: https://doi.org/10.1109/TCAD.2026.3680789
